IGBT-Gate-Treiber-Jitter-Kontrolle für UHDR-Linearbeschleuniger-Modulatoren

IGBT-Gate-Treiber-Jitter-Kontrolle für UHDR-Linearbeschleuniger-Modulatoren

Abstract

In einem Halbleiter-Linearbeschleuniger-Modulator bestimmt der Gate-Ansteuerjitter den Impulshöhenfehler und die Dosisleistung. Dieser Artikel beschreibt die Jitterquellen in der Ansteuerkette, die Umwandlung von Jitter in Impulsfehler, die Treiber- und Widerstandsspezifikationen für einen Impulshöhenfehler von 300 ps sowie die Screening-Regel für einen 40-stufigen IGBT-Stack. Ein gemessener 40-stufiger Aufbau erreichte nach dem Screening einen RMS-Wert von 0.65 ns.

1. Einleitung

Die moderne Strahlentherapie arbeitet mit einer Dosisleistungsgenauigkeit von ±0.5 %. Dieser Wert entspricht einem Impulshöhenfehler von ±0.2 %.

Die Anforderungen an UHDR-FLASH-Bestrahlung sind strenger. Oberhalb von 40 Gy/s muss die Einzelpulsenergie innerhalb von ±0.1 % und die Puls-zu-Puls-Streuung innerhalb von ±0.05 % liegen.

Das Gate-Jitter bestimmt diese Streuung. Eine Nanosekunde Gate-Jitter verschiebt die Impulshöhe um etwa 0.5 %. Ein Zielwert von 300 ps reduziert den Fehler auf 0.15 %.

Dieser Artikel behandelt die Jitterquellen, die Jitter-Übertragungsfunktion, die Treiber- und Widerstandsauswahl, die Faserisolation, das 40-stufige Triggerschema und die Testmethode, die das Ergebnis beweist.

2. Kernmechanismus

2.1 Jitter-zu-Impuls-Fehler

Der Impulshöhenfehler folgt dem Verhältnis von Jitter zu Anstiegszeit:

ΔV_pulse / V_pulse = t_jitter / t_rise

wobei ΔV_pulse der Impulshöhenfehler, V_pulse die Zielhöhe, t_jitter der Gate-Jitter und t_rise die Impulsanstiegszeit ist.

Bei einer Anstiegszeit von 200 ns führt ein Jitter von 2 ns zu einem Fehler von 1 %. Ein Jitter von 300 ps führt zu einem Fehler von 0.15 %. Der Zielwert von 300 ps ist für UHDR-Anwendungen erforderlich.

2.2 Wurzel der Quadratsumme entlang der Kette

Jedes Glied trägt zum Jitter im RMS-Wert bei. Die vier Glieder ergeben:

t_total = √(t_1² + t_2² + t_3² + t_4²)

wobei t_1 der Trigger-Jitter, t_2 der Isolations-Jitter, t_3 der Treiber-IC-Jitter und t_4 der Gate-Loop-Jitter ist.

Eine Kette aus 100 ps, ​​500 ps, ​​50 ps und 100 ps ergibt 525 ps. Unterbricht man die Isolationsverbindung auf 150 ps, ​​sinkt der Gesamtwert auf 220 ps.

2.3 Wert des Gate-Widerstands

Der Gate-Widerstand dämpft die Schleife und bestimmt die Schaltgeschwindigkeit. Sein optimaler Wert ist folgender:

R_g = √(L_loop / C_ies)

wobei L_loop die Gate-Schleifeninduktivität in nH, C_ies der Eingangswert des IGBT in nF und R_g der Gate-Widerstand in Ω ist.

Bei L_loop = 50 nH und C_ies = 20 nF ist der optimale Wert 1.6 Ω. Höhere Werte reduzieren das Überschwingen, erhöhen aber gleichzeitig den Jitter.

2.4 Jitter-Wachstum über 40 Stufen

Die parallelen Phasen gehen von einer einzigen Quelle aus, daher entspricht die Spannweite der Differenz zwischen der ersten und der letzten Phase:

Δt_RMS = √N · σ

wobei N die Stufenanzahl, σ der Jitter pro Stufe in ps und Δt_RMS die Stapelstreuung in ns ist.

Bei N = 40 und σ = 200 ps beträgt die Streuung 1.26 ns. Bei einer Reduzierung auf σ = 100 ps sinkt sie auf 0.63 ns.

Abb. 1 — Ein Jitter von 300 ps hält den Impulsfehler bei etwa 0.15 %, während ein Jitter von 2 ns ihn bei einer Anstiegszeit von 200 ns auf über 1 % treibt.

3. Schwachstellen im Engineering

Problempunkt 1: Der Optokoppler legt den Jitter-Grenzwert fest.

Ein Optokoppler ist kostengünstig und einfach. Sein Jitter liegt zwischen 200 und 1000 ps, ​​und seine Lebensdauer nimmt mit der Zeit ab. Eine Verbindung mit 1000 ps lässt keinen Spielraum für ein Ziel von 300 ps, ​​daher setzen UHDR-Designs auf Glasfaser- oder digitale Isolation.

Problempunkt 2: Ein großer Gate-Widerstand verschleiert den Timing-Fehler

Ein 10-Ω-Gate-Widerstand reduziert das Überschwingen und verlangsamt die Flanke. Die Anstiegszeit erhöht sich von 30 ns auf 150 ns, und der Jitter steigt von 50 ps auf 500 ps. Die verlangsamte Flanke erhöht das Verhältnis von Jitter zu Anstiegszeit, wodurch der Impulshöhenfehler zunimmt.

Problempunkt 3: 40 Stufen vervielfachen die Ausbreitung

Jede Stufe hat ihre eigene Verzögerung. Bei 200 ps pro Stufe und ohne Abschirmung erreicht die Stapelstreuung 1.26 ns RMS bzw. 3.8 ns bei 3σ. Dieser Wert überschreitet das Ziel der Dosisleistungstoleranz von ±0.5 %.

4. Entwurfsschritte

Strategie 1: Wählen Sie einen Treiber-IC mit geringem Jitter.

Der Treiberjitter soll unter 100 ps, ​​die Laufzeitanpassung unter 5 ns und die Anstiegszeit unter 10 ns liegen. Der TI UCC21750 arbeitet mit 50 ps, ​​einem Ausgangsstrom von 5 A und einer Isolationsspannung von 5.7 kV. Der Infineon 1ED3124 liefert 14 A bei 100 ps.

Strategie 2: Den Gate-Widerstand aus der Schleife einstellen

Beginnen Sie mit R_g = √(L_loop / C_ies) und optimieren Sie die Werte am Prüfstand. Ein Wert um 2.2 Ω bietet ein gutes Gleichgewicht zwischen Jitter und Geschwindigkeit: 100 ps Jitter bei einer Anstiegszeit von 50 ns. Werte über 4.7 Ω erhöhen den Jitter auf über 200 ps.

Strategie 3: Wählen Sie die Isolation für das Jitter-Ziel.

Die Faserisolierung arbeitet mit einer Laufzeit von 50–200 ps und ignoriert den 50-kV-Hauptimpuls. Die digitale Isolation arbeitet mit einer Laufzeit von 50–150 ps und benötigt eine 5-kV-Barriere. Die induktive Kopplung liegt bei 100–300 ps und eignet sich für Geräte mittlerer Leistungsklasse. Die kapazitive Kopplung ist kompakt, jedoch in ihrer Reichweite begrenzt.

Strategie 4: Halten Sie die Torschleife klein

Die Schleifenfläche sollte unter 1 cm² liegen, die Gate-Leiterbahnbreite über 2 mm und der Treiber innerhalb von 5 mm vom Gate-Pin. Fügen Sie 100 nF und 1 µF Entkopplungskondensatoren innerhalb von 3 mm von den Versorgungsanschlüssen hinzu. Die gemessene Versorgungsspannungswelligkeit sinkt von 100 mV auf 5 mV und der Jitter von 200 ps auf 80 ps.

Strategie 5: Den Stack vor der Montage prüfen

Messen Sie σ an jedem IGBT über 1000 Trigger und behalten Sie nur die Teile unter 100 ps bei. Passen Sie dann die Faserlängen auf 1 mm genau an und verwenden Sie ein Treibermodell und einen Gate-Widerstandswert für alle 40 Stufen.

Komponentenparameter	Typischer Wert	Testbedingung
Nennspannung (HVCT8G-Serie)	10 kV DC	Hi-Pot 1.5× für 60 s
Kapazität	4700 pF ±20% (472M)	1 MHz, 1 V<sub>eff</sub>
ESR bei 1 MHz	unter 50 mΩ	-
Schleifeninduktivität (E40-Sehne)	unter 8 nH	40 mm Anschlussabstand
Isolationswiderstand	über 10 GΩ bei 500 V Gleichstrom	25 °C, 60 % relative Luftfeuchtigkeit
Temperaturbereich	−40 °C bis +125 °C	IEC 60068-2-Reihe
Impuls-dv/dt-Fähigkeit	über 50 kV/µs	bei Nennspannung

5. HVC-Teile für die Torantriebskette

Zwei Bauteilfamilien erfüllen die Timing-Anforderungen: die Entkopplungsbauteile an der Treiberversorgung und die Gate-Widerstände am IGBT-Gate. HVC fertigt beide in einem 6000 m² großen, firmeneigenen Werk in Dongguan und koordiniert sie als Einheit mit den Isolations- und Gleichrichterbauteilen.

Sechs Parameter, die hier von Bedeutung sind

• Jitter unter 100 ps an der Treiberversorgung. 100 nF 25 V N4700 Das Bauteil befindet sich innerhalb von 3 mm vom Treiberanschluss. Die Versorgungsspannungswelligkeit sinkt von 100 mV auf 5 mV, und der Jitteranteil sinkt von 200 ps auf 80 ps.
• Gate-Widerstände mit niedriger Serieninduktivität. Dickschichtwiderstand Der Bereich umfasst 2.0 Ω und 5.0 Ω bei 2 W, mit einer parasitären Induktivität von unter 20 nH und einer Toleranz von ±1 %.
• Drift unter 5 ppm/Jahr. HVR-HTE Die Teile halten 100.000 Stunden lang einer Drift unter 0.5 %, was über 20 Jahre zu einem zusätzlichen Jitter von unter 0.05 ns führt.
• Teilentladungen unter 5 pC bei 1.5-facher Nennspannung. Dadurch bleibt das Dielektrikum unter der 50 kV/µs-Flanke des Hauptimpulses ruhig, sodass die Isolationsverbindung kein zusätzliches Jitter aufnimmt.
• Zusammenwirkende Teile. HVRGXP-Abtastwiderstände, HVCT8G Türknaufteile und Fast-Recovery-Dioden kann als ein Satz für die Gate-Ansteuerung, die Strommessung und die Gleichrichterstufe bestellt werden.
• Vergleichen Sie mit Markenprodukten erster Ordnung. HVC-Teile entsprechen den elektrischen Parametern von Vishay, Murata- und TDK-Teile und werden in der Massenproduktion von Modulatoren eingesetzt.

Lieferung und Support

Standardbauteile werden innerhalb von 4–8 Wochen, aufeinander abgestimmte Sets innerhalb von 6–10 Wochen geliefert, im Vergleich zu den üblichen 20–30 Wochen bei den oben genannten Marken. Die Anwendungstechnik von HVC unterstützt die Analyse von Jitterquellen, die Auswahl von Treibern und Widerständen sowie die Festlegung von Grenzwerten für die Bauteilstapelprüfung.

Bitte senden Sie die Stufenanzahl, die Soll-Anstiegszeit, das Treibermodell und das Lastprofil. HVC sendet Ihnen innerhalb von fünf Werktagen ein entsprechendes Datenblatt mit Teilenummern, Jitterdaten am Betriebspunkt und ein Zwei-Proben-Set.

6. Häufig gestellte Fragen

Frage 1: Wie viel Gate-Jitter kann ein Linearbeschleuniger-Modulator tolerieren?

Unter 2 ns für Standard-VMAT- und IMRT-Anwendungen und unter 500 ps für UHDR-FLASH-Anwendungen oberhalb von 40 Gy/s. Die Grenze ergibt sich aus ΔV_pulse / V_pulse = t_jitter / t_rise. Bei einer Anstiegszeit von 200 ns führt ein Jitter von 2 ns zu einem Impulshöhenfehler von 1 %, der außerhalb der Zielgenauigkeit von ±0.2 % eines modernen Linearbeschleunigers liegt.

Frage 2: Warum ist der Optokoppler für UHDR ungeeignet?

Der Jitter liegt zwischen 200 und 1000 ps, ​​und das Stromübertragungsverhältnis sinkt mit der Zeit. Eine 1000-ps-Verbindung nutzt die gesamten 300 ps Toleranz aus und lässt dennoch keine Reserve für den Treiber-IC und die Gate-Schleife. Die Faserisolation liegt zwischen 50 und 200 ps und behält diesen Wert über 20 Jahre bei.

Frage 3: Welchen Wert sollte der Gate-Widerstand haben?

Ausgehend von R_g = √(L_loop / C_ies). Bei einer Schleifenkondensatorspannung von 50 nH und einem Eingangswiderstand von 20 nF ergibt sich ein Wert von 1.6 Ω. Ein Wert nahe 2.2 Ω führt zu einem Jitter von 100 ps bei einer Anstiegszeit von 50 ns, was für die meisten 40-stufigen Schaltungen geeignet ist. Werte über 4.7 Ω erhöhen den Jitter auf über 200 ps.

Frage 4: Wie reduziert die Entkopplungskapazität Jitter?

Die Versorgungsspannungswelligkeit beeinflusst die Treiberschwelle und verschiebt die Einschaltverzögerung. Ein 100-nF-Kondensator innerhalb von 3 mm vom Versorgungsanschluss, ergänzt durch einen 1-µF-Kondensator, reduziert die gemessene Welligkeit von 100 mV auf 5 mV. Der gemessene Jitteranteil der Versorgungsleitung sinkt dadurch von 200 ps auf 80 ps.

Frage 5: Wie kann ich 40 IGBTs für einen Stapel screenen?

Messen Sie die Einschaltverzögerung über 1000 Triggerungen für jedes Bauelement und behalten Sie nur Bauteile mit einem σ-Wert unter 100 ps bei. Dadurch reduziert sich die Streuung des Faserstapels von 1.26 ns auf 0.63 ns RMS. Passen Sie anschließend die Faserlängen auf 1 mm an und verwenden Sie ein Treibermodell und einen Gate-Widerstand für den gesamten Faserstapel.

Frage 6: Wie messe ich den Jitter an einem fertigen Modulator?

Verwenden Sie ein Oszilloskop mit 2 GHz Bandbreite und 10 GSa/s sowie eine Tastspitze mit einem Widerstand unter 1 pF am Gate-Emitter-Knoten. Triggern Sie 1000 Mal, erfassen Sie die Einschaltzeit jedes Zyklus und berechnen Sie die Standardabweichung. Dieser Wert entspricht dem Jitter der einzelnen Stufe; multiplizieren Sie ihn mit √40, um den Jitter des gesamten Stacks zu erhalten.

7. Referenzen

1. IEC 60601-1:2005+AMD1:2012, Medizinische elektrische Geräte – Teil 1: Allgemeine Anforderungen an die grundlegende Sicherheit und die wesentlichen LeistungsmerkmaleGenf: IEC, 2012.
2. IEC 60601-2-1:2020, Medizinische elektrische Geräte — Teil 2-1: Besondere Anforderungen an die grundlegende Sicherheit und die wesentlichen Leistungsmerkmale von Elektronenbeschleunigern im Bereich von 1 MeV bis 50 MeVGenf: IEC, 2020.
3. IEC 60384-8, Festkondensatoren für elektronische Geräte – Teil 8: Festkondensatoren mit keramischem Dielektrikum, Klasse 1Genf: IEC, 2015.
4. IEC 60270, Hochspannungsprüfverfahren — TeilentladungsmessungenGenf: IEC, 2015.
5. Erickson, RW, und Maksimović, D., Grundlagen der Leistungselektronik, 3. Aufl. Cham: Springer, 2020.
6. Mohan, N., Undeland, TM, und Robbins, WP, Leistungselektronik: Wandler, Anwendungen und Design, 3. Aufl. Hoboken, NJ: Wiley, 2003.
7. T. Kaji, H. Asai, T. Nozu, H. Kojima und N. Hayakawa, Teilentladungs-Einsatzspannung unter Wechselrichter-Überspannungsbelastung unter Berücksichtigung der Wechselwirkungen von UmweltfaktorenIEEJ Transactions on Fundamentals and Materials, Band 140, Nr. 7, S. 349–356, 2020. https://doi.org/10.1541/ieejfms.140.349
8. K. Wang, Y. Cong, P. Fu, J. Wang, A. Kumar, K. Olejniczak et al., Teilentladungsanalyse eines 3.3-kV-SiC-MOSFET-Leistungsmoduls unter Flughöhendruck und 60-Hz-Wechselspannung, in: 2023 IEEE Energy Conversion Congress and Exposition (ECCE), S. 5366–5371, 2023. https://doi.org/10.1109/ecce53617.2023.10362648
9. Technische Hinweise zu Kondensatordesign und Zuverlässigkeit (Index inkl. Lichtbogensaison, Koronaeffekte und Einfluss des Leiterplattenlayouts auf Hochspannungsausfälle), Johanson Dielectrics, Inc., https://www.johansondielectrics.com/tech-notes/capacitors-all/ .
10. Rashid, MH (Hrsg.), Handbuch der Leistungselektronik, 4. Aufl. Oxford: Butterworth-Heinemann, 2017.
11. HVC-Anwendungsentwicklungsteam Hochspannungs-Keramikkondensator Technische Ressourcen, https://www.hv-caps.com